Инженер по UVM верификации

Сгенерировать отклик под эту вакансию с ИИ

Аврора подстроит резюме и напишет сопроводительное за 30 секунд

Планирование функциональной верификации и разработка тестовых планов для IP-блоков или SoC.
Разработка верификационных окружений для IP-блоков.
Автоматизация процедур тестирования с помощью скриптовых языков.
Проведение регрессивного тестирования в системах CI.
Взаимодействие с разработчиками IP-блоков, архитекторами и программистами на всех этапах верификации.
Подключение и настройка VIP для различных устройств и интерфейсов.
Постановка задач на регрессионное тестирование.

Опыт верификации и/или разработки RTL для FPGA или ASIC от 3 лет.
Знакомство с архитектурой хотя бы одного современного процессора.
Уверенное владение RTL-симулятором (любой вендор).
Хорошее знание SystemVerilog и его ООП-подмножества.
Владение скриптовыми языками (Perl/Python/Tcl/Shell).
Уверенное владение Linux.
Знание английского языка на уровне чтения технической документации и ведения переписки.

Гибридный формат работы, офисы в Москве, Санкт-Петербурге, Нижнем Новгороде и Минске.
Заработная плата обсуждается, предоставляется социальный пакет.

SystemVerilogUVMPerlPythonTclShellLinuxCIAXIAHBOCPCHI

Прямой контакт рекрутёра в Telegram, без посредников

@recruiter_hidden

Бесплатно — за подписку на наш Telegram-канал

@recruiter

Telegram · прямой контакт

Аврора откликнется за вас. Пока вы пишете одному рекрутёру, автопилот отправляет отклики на все подходящие.

Контакты открываются по подписке на канал. Подпишитесь — и контакт откроется сразу, ничего заполнять не нужно.

Дневной лимит контактов исчерпан. Счётчик обнулится в 00:00 по Москве — вакансия никуда не денется, она уже в вашей истории.

Безлимит будет в подписке Авроры — скоро.

Вакансия в архиве — отклик недоступен. Посмотрите похожие активные вакансии ниже.